elektronica vragenreeks 21

SEQUENTIËLE LOGICA : RS-flipflop

Zonder een triggerimpuls kan een flipflop toch overgaan van de ene stabiele toestand naar de andere. Door een flipflop te setten brengen we de uitgang (Q) naar '1' (H). Een RS-flipflop is een voorbeeld van synchrone sequentiële logica. Door van een RS-flipflop de actief hoge S-ingang en de actief hoge R-ingang '1' te maken, creëren we een verboden toestand omdat de uitgangen nu niet elkaars inverse zijn. Als de ingeschreven data bij een actief hoge RS-flipflop moet bewaard blijven, dan moeten de S-ingang en de R-ingang de logische toestand '0' bezitten. Een flipflop bezit actief hoge ingangen als we de uitgangen kunnen aansturen met een logisch laag signaal. Een zwevende ingang wordt door digitale logica dikwijls aanzien als een logisch laag (L) niveau. We kunnen een RS-flipflop aanzien als een 1-bit RAM-geheugen. In datasheets vinden we een RS-flipflop ook wel eens terug onder de benaming 'latch' (grendel). Welke soort ingangen bezit de SR-latch van het IC 74LS279?